```
DIALOG(R) File 352: Derwent WPI
(c) 2003 Thomson Derwent. All rts. reserv.
014312632
          **Image available**
WPI Acc No: 2002-133334/200218
XRAM Acc No: C02-041044
XRPX Acc No: N02-100742
Thin film transistor has metal film formed at bottom of polycrystalline
silicon film through insulating layer
Patent Assignee: MATSUSHITA DENKI SANGYO KK (MATU )
Number of Countries: 001 Number of Patents: 001
Patent Family:
                             Applicat No
                                            Kind Date
            Kind Date
Patent No
                                               19990928 200218 B
JP 2001102585 A 20010413 JP 99274092
Priority Applications (No Type Date): JP 99274092 A 19990928
Patent Details:
Patent No Kind Lan Pg Main IPC
                                   Filing Notes
JP 2001102585 A 9 H01L-029/786
Abstract (Basic): JP 2001102585 A
        NOVELTY - A polycrystalline silicon film (13) is formed on a glass
    substrate via an insulating layer. A gate electrode (15) is formed on
    the film (13) through a gate insulating film (14). A metal film (31) is
    formed at the bottom of polycrystalline silicon film through insulating
    laver.
        DETAILED DESCRIPTION - INDEPENDENT CLAIMS are also included for:
        (a) thin film integrated circuit apparatus;
        (b) production method of thin film transistor;
        (c) production method of thin film integrated circuit apparatus;
     and
         (d) liquid crystal display device
        USE - For active type liquid crystal display device.
        ADVANTAGE - Heat acts multiplicatively to polycrystalline silicon
     film, thus activated efficiency can be enhanced. The lamp power of
     annealing can be made high or damage of glass substrate due to
     lengthening an irradiation time can be prevented. High definition
     liquid crystal display panel with improved characteristics is obtained.
         DESCRIPTION OF DRAWING(S) - The drawing shows manufacturing process
     sectional view of n-type thin film transistor. (The drawing includes
     non-English language text).
         polycrystalline silicon film (13)
         gate insulating film (14)
         gate electrode (15)
         metal film (31)
         pp; 9 DwgNo 1/4
 Title Terms: THIN; FILM; TRANSISTOR; METAL; FILM; FORMING; BOTTOM;
   POLYCRYSTALLINE; SILICON; FILM; THROUGH; INSULATE; LAYER
 Derwent Class: L03; P81; U11; U12; U14
 International Patent Class (Main): H01L-029/786
 International Patent Class (Additional): G02F-001/1368; H01L-021/265;
   H01L-021/336
 File Segment: CPI: EPI: EngPI
```

THIN-FILM TRANSISTOR, THIN-FILM INTEGRATED CIRCUIT DEVICE, MANUFACTURING METHOD OF THEM, AND LIQUID CRYSTAL DISPLAY

JP2001102585 Patent Number:

2001-04-13 Publication date:

YAMAMOTO TAKASHI; FURUTA MAMORU Inventor(s): MATSUSHITA ELECTRIC IND CO LTD Applicant(s):

Application Number: JP19990274092 19990928

Priority Number(s):

IPC Classification: H01L29/786; G02F1/1368; H01L21/265; H01L21/336

EC Classification: Equivalents:

Abstract

PROBLEM TO BE SOLVED: To improve efficiencies of the activations of the drain and source regions of a thin-film transistor, without having to increase its elemental size and the risk of damages to its glass substrate. SOLUTION: In this manufacturing method of a thin-film transistor, an island-form metallic film 31 is formed on a glass substrate 11. Then, after forming thereon a buffer layer 12 of an insulation layer, an island-form polycrystalline silicon film 13 is formed thereon. After forming a gate insulation film 14 and a gate electrode 15, by using the gate electrode 15 as a mask, an n-type impurity is implanted into the film 13 to form LDD regions. Then, by covering the LDD regions with a photoresist 25, an n-type impurity is implanted into the film 13 to form drain and source regions. Furthermore, through RTA, the activation processing of the implanted impurity is performed. Thereby, by accumulating in the metallic film 31 the heat radiated by RTA, not only the poly-Si film 13 absorbs the Xe-lamp light of the RTA, but also heat fed to it from the metallic film 31 to make improvable the efficiencies of the activations of the drain and source regions.

Data supplied from the esp@cenet database - I2

DIALOG(R)File 347: JAPIO (c) 2003 JPO & JAPIO. All rts. reserv.

06875080 **!mage available**
THIN-FILM TRANSISTOR, THIN-FILM INTEGRATED CIRCUIT DEVICE, MANUFACTURING
METHOD OF THEM, AND LIQUID CRYSTAL DISPLAY

PUB. NO.: 2001-102585 [JP 2001102585 A]

PUBLISHED: April 13, 2001 (20010413)

INVENTOR(s): YAMAMOTO TAKASHI

FURUTA MAMORU

APPLICANT(s): MATSUSHITA ELECTRIC IND CO LTD

APPL. NO.: 11-274092 [JP 99274092]

FIIFD: September 28, 1999 (19990928)

FILED: September 28, 1999 (1999028)

INTL CLASS: H01L-029/786; G02F-001/1368; H01L-021/265; H01L-021/336

ABSTRACT

PROBLEM TO BE SOLVED: To improve efficiencies of the activations of the drain and source regions of a thin-film transistor, without having to increase its elemental size and the risk of damages to its glass substrate.

SOLUTION: In this manufacturing method of a thin-film transistor, an island- form metallic film 31 is formed on a glass substrate 11. Then, after forming thereon a buffer layer 12 of an insulation layer, an island-form polycrystalline silicon film 13 is formed thereon. After forming a gate insulation film 14 and a gate electrode 15, by using the gate electrode 15 as a mask, an n-type impurity is implanted into the film 13 to form LDD regions. Then, by covering the LDD regions with a photoresist 25, an n-type impurity is implanted into the film 13 to form drain and source regions. Furthermore, through RTA, the activation processing of the implanted impurity is performed. Thereby, by accumulating in the metallic film 31 the heat radiated by RTA, not only the poly—Si film 13 absorbs the Xe-lamp light of the RTA, but also heat fed to it from the metallic film 31 to make improvable the efficiencies of the activations of the drain and source regions.

COPYRIGHT: (C) 2001, JPO

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出願公開番号 特開2001-102585 (P2001-102585A)

(43)公開日 平成13年4月13日(2001.4.13)

(51)Int.Cl.7 H01L G02F H01L		識別記号	ΡI		テーマコード(参考)		
	00/200		H01L	21/265	602B	2H092	
				29/78	626C	5 F 1 1 0	
		602	G02F	1/136	500		
		002	H01L		613A		
	21/336		11012	616L			

審査請求 未請求 請求項の数13 OL (全 9 頁) 最終頁に続く

(21)出願番号	特願平11-274092			
(22)出顧日	平成11年9月28日(1999.9.28)			

特願平11-274092

(71)出願人 000005821

松下電器産業株式会社 大阪府門真市大字門真1006番地

(72)発明者 山本 貴史 大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(72)発明者 古田 守

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(74)代理人 100076174

弁理士 宮井 暎夫

最終頁に続く


(54) 【発明の名称】 薄膜トランジスタおよび薄膜集積回路装置とそれらの製造方法と液晶表示装置

(57) 【要約】

()

【課題】 薄膜トランジスタの素子サイズを大きくした り、ガラス基板の損傷を懸念したりすることなく、ソー スおよびドレイン領域の活性化の効率を高める。

【解決手段】 ガラス基板11上に島状の金属膜31を 形成する。次に絶縁層のバッファー層12を形成後、そ の上に島状の多結晶シリコン膜13を形成する。ゲート 絶縁膜14, ゲート電極15を形成後、ゲート電極15 をマスクとしてLDD領域を形成するためn型不純物を 注入する。LDD領域をフォトレジスト25で被覆しソ ースおよびドレイン領域を形成するためn型不純物を注 入する。RTAにより、注入した不純物の活性化処理を 行う。金属膜31がRTAによる熱を蓄積し、poly-S i 膜13には、RTAのXeランプ光の吸収に加え、金 属膜31からも熱供給が行われ、活性化の効率を高める ことができる。



【特許請求の範囲】

【請求項1】 ガラス基板上に絶縁層を介して鳥状の多 結晶シリコン膜を形成し、前記多結晶シリコン膜上にゲ ート絶線膜を介してゲート電極を形成し、前記多結晶シ リコン膜にソースおよびドレイン領域を形成した薄膜ト ランジスタであって、

前記多結晶シリコン膜の下に前記絶縁層を介して金属膜 を設けたことを特徴とする薄膜トランジスタ。

[請求項2] 金風膜は、島状の多結晶シリコン膜と同じ大きさまたはそれよりも若干大きい形状であることを特徴とする請求項1記載の薄膜トランジスタ。

【請求項3】 ガラス基板上に絶縁層を介して島状の多 結晶シリコン襲を形成し、前記多結晶シリコン膜上にゲ ート絶縁膜を介してゲー、電低を形成し、前記多結晶シ リコン膜にソースおよびドレイン領域を形成した薄膜ト ランジスタの製造方法であって、

前記絶縁層を形成する前に、前記ガラス基板上に金属膜 を形成する工程と、

前記ソースおよびドレイン領域を形成するための不純物 を注入する工程と、

紫外域から赤外域までの広波長域の非可干渉性の光を発 する光纖を用いてアニールすることにより前記不純物の 活性化処理を行う工程とを含むことを特徴とする薄膜ト ランジスタの製造方法。

【請求項4】 金属膜は、島状の多結晶シリコン膜と同 じ大きさまたはそれよりも若干大きい形状に形成するこ とを特徴とする請求項3記載の祷膜トランジスタの製造 方法。

【請求項5】 金属膜とゲート電極とを同一材料で形成 することを特徴とする請求項3または4記載の薄膜トラ ンジスタの製造方法。

【請求項6】 アニールはガラス基板の両面に光を照射 することを特徴とする請求項3,4または5記載の薄膜 トランジスタの製造方法。

【請求項7】 ガラス基板上に絶縁層を介して島状の多 結晶シリコン膜を形成し、前記多結晶シリコン膜上にゲート絶縁膜を介してゲート電板を形成し、前記多結晶シ リコン膜にソースおよびドレイン領域を形成した n型およびp型の薄膜トランジスタを備えた薄膜集積回路装置であって、

【請求項8】 金属腺は、n型薄膜トランジスタの島状 の多結晶シリコン膜と同じ大きさまたはそれよりも若干 大きい形状であることを特徴とする請求項7記載の薄膜 集積回路装置。

【請求項9】 ガラス基板上に絶縁層を介して島状の多 結晶シリコン膜を形成し、前記多結晶シリコン膜上にゲ ート絶縁膜を介してゲート電標を形成し、前記多結晶シ リコン膜にソースおよびドレイン領域を形成したn型およびp型の薄膜トランジスタを備えた薄膜集積回路装置の製造方法であって、

前記絶縁層を形成する前に、前記n型薄膜トランジスタ 形成領域のガラス基板上に金属膜を形成するとともに、 前記 n型薄膜トランジスタのソースおよびドレイン領域 を形成するためのn型不純物を注入した後で、かつ前記 p型薄膜トランジスタのソースおよびドレイン領域を形 成するためのp型不純物を注入った。 が域をでの広波長域の非可干砂性の光を発する光振を出 いてアニールすることにより前記n型不純物の活性化処理を行うことを特徴とする薄膜集積回路装置の製造方 対域

【請求項10】 金属銭は、n型薄膜トランジスタの島 状の多結晶シリコン膜と同じ大きさまたはそれよりも岩 干大きい形状に形成することを特徴とする請求項9記載 の薄簇集積回路装置の製造方法。

【請求項11】 金属膜とゲート電極とを同一材料で形成することを特徴とする請求項9または10記載の薄膜 集積回路装置の製造方法。

【請求項12】 アニールはガラス基板の両面に光を照射することを特徴とする請求項9,10または11記載の薄膜集積回路装置の製造方法。

【請求項13】 複数の画業電極とこの各画業電極に接 続された複数のn型薄膜トランジスタとを設けた第1の 基板と、前記画業電極と対向配置する透明電極を設けた 第2の基板との間に、被品層を挟持し、前記第1の基板 の外側にパックライトを配置した液晶表示装置であっ

て、 前記n型薄膜トランジスタとして請求項1または2記載 の薄膜トランジスタを用いたことを特徴とする液晶表示 装置。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、ガラス基板上に絶 緑層を介して設けられた薄膜トランジスタ(TFT)、 またそれらを応用した薄膜集積回路装置、アクティブ型 液晶表示装置(液晶ディスプレー)に関し、またそれら の薄膜トランジスタおよび薄膜集積回路装置の製造方法 に関する。

[0002] 【従来の技術】近年、ガラス等の絶縁基板上に薄膜トラ

ンジスタを有する装留、例えば、薄膜トランジスタを画 素の駆動に用いるアクティブ型溶晶表示装置が開発され ている。これらの装置に用いられる薄膜トランジスタに に、薄膜状のシリコン半導体を用いるのが一般的であ る。薄膜状のシリコン半導体の中で、結晶性を有する多 結晶シリコンからなるものがあり、この多結晶シリコン 薄膜トランジスタは非晶質シリコン薄膜トランジスタに 比べて電子移動度が2桁以上大きく、素子の微細化や駆 動回路を同一基板上に集積可能である等の利点を有して いる。近年液晶表示装置の分野では、この多結晶シリコ ン薄膜トランジスタを用いた駆動回路内蔵型薄膜トラン ジスタアレイを安価で大面積化が容易なガラス基板上に 作製する技術の開発が活発であり、一部で実用化が始ま っている。

[0003] 多結晶シリコン薄膜トランジスタを低温度 で形成するには、多結晶シリコン薄膜の低温形成技術と 同時に、多結晶シリコン薄膜へ注入した不純物の低温活 性化手法の開発が重要である。大面積基板に低温度で良 質な多結晶シリコン薄膜を形成する技術としては通常エ キシマレーザーによる低温結晶化手法が用いられる。 一 方、活性化には通常加熱炉による熱アニールが用いられ ることが多いが、熱アニールの場合は処理温度を下げる と活性化率が大きく低下するという課題がある。これら の課題に対して、さらに高温でしかも短時間にアニール を行い活性化率を向上する手法として、高パワーの光を 照射するランプアニール (以下「RTA (Rapid Therma l Anneal)」という)やエキシマレーザー活性化が提案 されている。RTA活性化に関しては例えば電子ディス プレイフォーラム'96 講演集1-23-1-28に記載されてい る。RTAは、紫外域から赤外域までの広波長域の非可 干渉性の光を発する光源を用いてアニールするものであ

【0004】従来の液晶表示装置に用いられるアクティ プマトリックスアレイ用薄膜トランジスタの製造方法を 図面を参照しながら説明する。図4はその従来の薄膜ト ランジスタの製造方法を示す工程断面図である。

【0005】まず図4(a) に示すように、ガラス基板1 1 にプラズマ C V D 法にてバッファー層 1 2 となる酸化 シリコン膜を400nm形成する。その後、バッファー 層12を形成したガラス基板11を大気中に取り出すこ となくプラズマCVD法にて非晶質シリコン(a-S i) 膜を50nm堆積する。ついでa-Si膜中の水素 を低減するため1Torrの減圧窒素雰囲気下で400~4 50℃、60分程度の熱処理を行った後、エキシマレー ザーアニールにて a - S i 膜を多結晶化して多結晶シリ コン (poly-Si) 膜13を形成する。エキシマレーザ 一は波長308nmのXeCIエキシマレーザーを用 い、照射は真空中、エネルギー密度は350mJ/cm 2 、平均照射数は35shot/pointである。a-Si膜を 結晶化してpoly-Si膜13を形成した後、poly-Si 膜13を薄膜トランジスタの形状に加工し、ゲート絶縁 膜14となる酸化シリコン膜を90nm形成する。その 後Mo・W合金からなるゲート電極15を形成し、ゲー ト電極15をマスクとして薄膜トランジスタにLDD領 域を形成するため不純物を注入する。ここでは燐イオン を加速電圧 70 keV, ドーズ量 1×10¹³/cm² に て注入した。

()

[0006] 次に図4(b) に示すように、薄膜トランジ

スタのLDD領域を被覆するようにフォトレジスト25 にて不純物注入用のマスクを形成し、ソースおよびドレ イン領域を形成するため不純物を注入する。ここでは燐 イオンを加速電圧70keV, ドーズ量1×10¹⁵/c m^2 にて注入した。図4(b) において、13aはチャネ ル領域となる真性半導体領域、13bはLDD領域とな る低濃度 n型不純物注入領域、13 c はソースおよびド レイン領域(SD領域)となる高濃度n型不純物注入領 域である。

[0007] 次に図4(c) に示すように、RTAによ り、注入した不純物の活性化処理を行う。活性化に使用 したRTA装置は、光源にはXeアークランプを用いて おり、ランプパワーは20kW、基板送り速度は15m m/秒である。

[0008]次に図4(d)に示すように、層間絶縁膜1 6となる酸化シリコン膜を200nm形成した。層間絶 縁膜16を形成後、ソースおよびドレイン領域上の絶縁 膜にコンタクトホールを開口し、TiとAlの積層膜か らなる配線21,22を形成する。最後に窒化シリコン からなる保護絶縁膜23を形成し、水素雰囲気でのアニ ールを行うことで、poly-Si膜13中の未結合手を水 素にて補償し特性を向上させ薄膜トランジスタが完成す

[0009]

【発明が解決しようとする課題】 しかしながら、従来例 に示したRTAによる活性化は、poly-Si膜13での 熱吸収による温度上昇が支配的なため、poly-Si膜1 3の面積で熱容量が変化し、活性化の効率を高めるため にはpoly-Si膜13の面積を大きくするか、RTAの ランプパワーを高くし、基板の送りスピードを遅くして 長時間の照射を行わなければならない。これらのこと は、薄膜トランジスタの素子サイズが大きくなり、前述 のように液晶表示装置に用いられている場合、高精細な 液晶表示パネルが実現できなくなり、またガラス基板の 損傷も懸念されてくる。

【0010】本発明の目的は、薄膜トランジスタの素子 サイズを大きくしたり、ガラス基板の損傷を懸念したり することなく、ソースおよびドレイン領域の活性化の効 率を高めることができる薄膜トランジスタおよび薄膜集 積回路装置とそれらの製造方法と液晶表示装置を提供す ることである。

[0011]

【課題を解決するための手段】請求項1記載の薄膜トラ ンジスタは、ガラス基板上に絶縁層を介して島状の多結 晶シリコン膜を形成し、多結晶シリコン膜上にゲート絶 縁膜を介してゲート電極を形成し、多結晶シリコン膜に ソースおよびドレイン領域を形成した薄膜トランジスタ であって、多結晶シリコン膜の下に絶縁層を介して金属 膜を設けたことを特徴とする。

【0012】この構成によれば、多結晶シリコン膜のソ

ースおよびドレイン領域のアニールによる活性化を行う 際、多結晶シリコン酸の下に絶縁層を介して設けられた 金服既にアニールによる熱が吸収蓄積され、その熱が多 結晶シリコン膜に対して相乗的に作用し、活性化の効率を高 あることができる。したがって、活性化の効率を高 めるために、多結晶シリコン膜の面積を大きくしたり、 アニールのランブパワーを高くしたり照射時間を長くす る必要がないため、素子サイズの増加やガラス基板の損 傷を防止することができる。

[0013] 請求項2記載の薄膜トランジスタは、請求 項1記載の薄膜トランジスタにおいて、金属膜は、島状 の多結晶シリコン膜と同じ大きさまたはそれよりも若干 差さい形状であることを特徴とする。これにより、金属 膜がアニールにより吸収した熱を多結晶シリコン膜に効 果的に供給することができ、より活性化の効率を高める ことができる。

【0014】請求項3記載の祷題トランジスタの製造方法は、ガラス基板上に絶験層を介して島状の多結晶シリコン膜を形成し、多結晶シリコン膜上にゲート絶縁膜でした。 およびドレイン領域を形成した薄膜トランジスタの製造方法であって、絶縁層を形成した薄膜トランジスタの製造方法であって、絶縁層を形成する市に、ガラス基板上にを服成するための不純物を注入する工程と、紫外域から赤外域までの広波長城の非可干渉性の光を発する光源を用いてアニルすることにより不純物の活性化処理を行う工程とを含むことを特徴とする。

【0015】この製造方法によれば、多結晶シリコン膜のソースおよびドレイン領域の不純物のアニールによる 括性化を行う際、多結晶シリコン膜の下に絶縁層を介して設けられた金属膜にアニールによる熱が吸収審積され、その熱が多枯晶シリコン膜のだ対して相乗的に作用 し、活性化の効率を高めることができる。したがつて、 活性化の効率を高めることができる。したがつて、 活性化の効率を高めるために、多結晶シリコン膜の面積 を大きくしたり、アニールのランプパワーを高くしたり 照射時間を長くする必要がないため、素子サイズの増加 やガラス基板の損傷を防止することができる。

【0016】請求項4記載の著題トランジスタの製造方法は、請求項3記載の薄膜トランジスタの製造方法において、金属製は、島状の多結晶シリコン製と同じ大きさまたはそれよりも若干大きい形状に形成することを特徴とする。これにより、金属製がアニールにより吸収した熱を多結晶シリコン膜に効果的に供給することができ、より活性化の効率を高めることができるより活性化の効率を高めることができる。

【0017] 請求項5記載の薄膜トランジスタの製造方法は、請求項3または4記載の薄膜トランジスタの製造方法において、全風膜とゲート電極とを同一材料で形成することを特徴とする。これにより、金鳳膜とゲート電極の形成膜を成膜するのに同一装置で行える。

【0018】請求項6記載の薄膜トランジスタの製造方

法は、請求項3,4または5記載の薄膜トランジスタの 製造方法において、アニールはガラス基板の両面に光を 照射することを特徴とする。これにより、活性化の効率 をさらにより高めることができる。

【0019】請求項7記載の薄膜集積回路装置は、ガラス基板上に絶縁層を介して島状の多結晶シリコン膜を形成し、多結晶シリコン膜上にゲート絶縁膜を介してゲーキ電極を形成し、多結晶シリコン膜にソースおよびドレイン領域を形成したn型およびp型の薄膜トランジスタを備えた薄膜集積回路装置であって、n型薄膜トランジスタの参結晶シリコン膜の下に絶縁層を介して金属膜を設けたことを特徴とする。

[0020] この構成によれば、n型薄膜トランジスタの多結晶シリコン膜のソースおよびドレイン領域のアールによる話性化を行う際、多結晶シリコン膜の下に絶縁層を介して設けられた金属膜にアニールによる熱が吸収蓄積され、その熱が多結晶シリコン膜に対して相乗的に作用し、活性化の効率を高めることができる。したがって、従来のように活性化の効率を高めるため、多結晶シリコン膜の面積を大きぐすることによる素子サイズの増加や、アニールのランプパワーを高くしたり照射時間を長くすることによる素子サイズの出が中、アニールのランプパワーを高くしたり照射時間を長くすることによるガラス基板の損傷を防止すること

【0021】請求項8記載の薄膜集積回路装置は、請求項7記載の薄膜集積回路装置において、金履膜は、1型 薄膜トランジスタの島状の多結晶シリコン酸と同じ大きさまたはそれよりも若干大きい形状であることを特徴とする。これにより、金屋膜がアニールにより吸収した熱を多結晶シリコン酸に効果的に供給することができ、より活性化の効率を高めることができる。

【0022】 請求項9記載の薄膜集積回路装置の製造方法は、ガラス基板上に絶縁層を介して島状の多結晶シリコン膜と形成し、多結晶シリコン膜上にゲート絶縁膜を介してゲート性機を形成し、多結晶シリコン膜にツースおよびドレイン領域を形成した日型およびり型の薄膜トランジスタを備えた薄膜集積回路装置の製造方法であて、絶縁層を形成する前に、「型薄膜トランジスタ形成領域のガラス基板上に金属膜を形成するとともに、「和型薄膜トランジスタのソースおよびドレイン領域を形成するための「型不純物を注入した後で、かつり型薄膜トランジスタのソースおよびドレイン領域を形成するための「型不純物を注入した後で、かつり型薄膜トランジスタのソースおよびドレイン領域を形成するための「型不純物を注入する前に、紫外域から赤外域までの広波長級の非可干渉性の光を発する光源を用いてアニールすることにより「型不純物の活性化処理を行うことを特徴とする。

【0023】この製造方法によれば、n型薄膜トランジスタの多結晶シリコン膜のソースおよびドレイン領域の n型不純物のアニールによる活性化を行う際、多結晶シ リコン膜の下に絶縁層を介して設けられた金属膜にアニールによる熱が吸収蓄積され、その熱が多結晶シリコン 膜に対して相乗的に作用し、活性化の効率を高めることができる。したがって、従来のように活性化の効率を高めるため、多結晶シリコン膜の面積を大きくすることによる表子サイズの増加や、アニールのランプパワーを高くしたり照射時間を長くすることによるガラス基板の損傷を防止することができる。

【0024】請求項10記載の薄膜集積回路装置の製造 方法は、請求項9記載の薄膜集積回路装置の製造方法に おいて、金属製は、n型薄膜トランジスタの島状の多結 品シリコン製と同じ大きさまたはそれよりも若干大きい 形状に形成することを特徴とする。これにより、金属製 がアニールにより吸収した熱を多結晶シリコン膜に効果 り的に供給することができ、より活性化の効率を高めるこ とができる。

【0025】請求項11記載の薄膜集積回路装置の製造 方法は、請求項9または10記載の薄膜集積回路装置の 製造方法において、金属膜と十二電極とを同一材料で 形成することを特徴とする。これにより、金属膜とゲー ト電板の形成膜を成膜するのに同一装置で行える。

【0026】請求項12記載の薄膜集積回路装置の製造 方法は、請求項9、10または11記載の薄膜集積回路 装置において、アニールはガラフ基板の両面に光を照射 することを特徴とする。これにより、活性化の効率をさ らにより高めることができる。

【0027】 請求項13記載の液晶表示装置は、複数の 画素電板とこの各画素電板上接続された複数の1型薄膜 トランジスタとを設けた第1の基板と、画素電板と対向 配置する透明電板を設けた第2の基板との間に、液晶 を挟持し、第1の基板の外側にパックライトを配置した 液晶表示装置であって、1型薄膜トランジスタとして請 求項1または2記載の薄膜トランジスタを用いたことを 特徴とする。

【0028】 これにより、n型薄膜トランジスタの素子 サイズを小さくし、高精細た液品表示パネルを実現でき る。また、薄膜トランジスタに設けられた金属膜がパッ クライトの光の多結晶シリコン膜への入射を遮断するた め、パックライト光による光電液の発生を抑制する効果 も得られ、クロストークの発生も抑制でき、液晶表示装 置の表示特性を向上させることができる。

[0029]

【発明の実施の形態】以下、本発明の実施の形態について図面を参照しながら説明する。以下で説明する第1お よび第2の実施の形態では、n型薄膜トランジスタとp 型薄膜トランジスタとを有する薄膜集積回路装置について説明する。

【0030】 (第1の実施の形態) 図1および図3は本発明の第1の実施の形態の剥臭集積回路装置の製造方法 を示し、図1は同薄襲集積(回路装置における n型薄膜トンジスタの製造工程断面図、図3は同薄膜集積同路装置におけるp型薄膜トランジスタの製造工程断面図であ z.

【0031】まず図1(a) に示すように、ガラス基板1 **1にスパッタ法にてMo・W合金からなる金属膜31を** 100nm形成し、その金属膜31を島状に加工する。 次にプラズマCVD法にてバッファー層12 (絶縁層) となる酸化シリコン膜を400nm形成する。その後、 パッファー層12を形成したガラス基板11を大気中に 取り出すことなくプラズマCVD法にて非晶質シリコン (a-Si) 膜を50nm堆積する。ついでa-Si膜 中の水素を低減するため1Torrの減圧窒素雰囲気下で4 50℃、60分の熱処理を行った後、エキシマレーザー アニールにてa-Si膜13を多結晶化して多結晶シリ コン (poly-Si) 膜13を形成する。エキシマレーザ 一は波長308nmのXeCIエキシマレーザーを用 い、照射は真空中、エネルギー密度は350mJ/cm 2 、平均照射数は35shot/pointである。a-Si膜を 結晶化してpoly-Si膜13を形成した後、poly-Si 膜13を島状に加工する。本実施の形態では島状のpoly - Si膜13と同一形状となるように、金属膜31を加 工している。次に、ゲート絶縁膜14となる酸化シリコ ン膜90nmを形成し、その上に、Mo・W合金からな るゲート電極15を形成する。以上はn型薄膜トランジ スタの工程について説明しているが、p型薄膜トランジ スタについては島状の金属膜31以外は同時に形成さ れ、ここまでの工程で図3(a) に示されるゲート電極1 5まで形成される。

【0032】続いて図1(a) に示されるn型薄膜トランジスタ領域では、ゲート電極 15をマスクとしてLDD 領域を形成するためn型不動物を注入する。ここでは燐イオンを加速電圧70keV,ドーズ量1×10¹³/cm²にて注入した。

【0033】次に図1(b) に示すように、n型薄膜トランジスタのLDD領域を被覆するようにフォトレジスト 25にて不純物注入用のマスクを形成し、n型薄膜トランジスタのソースおよびドレイン領域を形成するため n型不純物を注入する。ここでは輝イオンを加速電圧 70 k e V, ドーズ量 1×10^{15} /c m^2 にて注入した。図 10 において、13 a はチャネル領域となる真性半導体領域、13 b はLDD領域となる低濃度 n型不純物注入領域、13 c はソースおよびドレイン領域(SD領域)となる高濃度の型不純物注入領域(SD領域)となる高濃度の型不純物注入領域である。

[0034] 続いて図1(c) に示すように、RTAにより、注入した不続物の活性化処理を行う。 活性化に使用したRTA装置は光麗がXeランプで、ランブパワーは14kW、基板送り速度は14mm/秒である。

【0035】次に図3(a) に示されるp型薄膜トランジ スタ領域に、ソースおよびドレイン領域を形成するため ゲート電極15をマスクとしてp型不純物を注入する。 ここでは硼素イオンを加速電圧60keV,ドーズ量1 ×1014/cm² にて注入した。図3(a) において、1 3 d はチャネル領域となる真性半導体領域、13 e はソースおよびドレイン領域 (SD領域) となる p 型不純物 注入領域である。

【0036】次に図1(d) および図3(b) に示されるように、n型およびp型薄膜トランジスタ領域に、層間絶線膜16となる酸化シリコン膜を200m形成する。 層間絶線膜16の形成後にp型薄膜トランジスタ領域に 注入したp型不純物の括性化をRTAまたは熱炉に行う。その後、コンタクトホールを開口し、TiとA1の 質層膜からなる配線21,22を形成する。最後に、変化シリコンからなる配線21,22を形成する。最後に、変化・シリコンルを行うことで、poly-Si膜13中の未結合手を水素にて補償し特性を向上させ薄膜トランジスタが完成する。アニールは250℃~400℃の温度範囲で30分~3時間程度行うことが望ましく、ここではアニール温度350℃、アニール間間1時間を選択した。

[0037] なお、図1(a) と図1(b) の n型薄膜トランジスタ領域への不純物注入時には p型薄膜トランジスタ領域にフォトレジスト (図示せず) でマスクされ、図3(a) の p型薄膜トランジスタ領域への不純物注入時には n型薄膜トランジスタ領域はフォトレジスト (図示せず) でマスクされている。

1 1

()

[0038] 以上のように本実施の形態によれば、n型 薄膜トランジスタについて、バッファー層 12を介して polyーSi膜13の下に金展膜31を形成しているため、RTAによりn型薄膜トランジスタのpolyーSi膜13に注入した不純物の活性化を行う際、バッファー層 12下の金展膜31がRTAによる熱を蓄積する作用を有する。これにより注入した不純物の活性化が必要なpolyーSi膜13の領域には、RTAのXeランプ光の吸収に加え、バッファー層12下の金属膜31からも熱供給が行われ、効率的に熱が供給されて活性化の効率を高めることができる。したがって、従来のように活性化の効率を高めるため、polyーSi膜13の面積を大きくすることによる素子ササイズの増加や、RTAのランプパワーを高くしたり照射時間を長くすることによるガラス基板110損傷を防止することができる。

[0039] (第2の実施の形態) 図2および図3は本 発明の第2の実施の形態の薄漿集積回路装置の製造方法 を示し、図2は同糠漿集積回路装置におけるn型薄膜・ ランジスタの製造工程断面図、図3は同薭漿集積回路装 置におけるp型薄膜トランシスタの製造工程断面図であ る。

【0040】まず図2(a) に示すように、ガラス基板1 1にスパッタ法にてMo・W合金からなる金属膜31を 1000mm形成し、その金属膜31を島状に加工する。 次にプラズマCVD法にてパッファー層12 (絶縁 となる酸化シリコン膜を400m形成する。その後、 パッファー層12を形成したガラス基板11を大気中に 取り出すことなくプラズマCVD法にて非晶質シリコン(a-Si) 膜を50 nm堆積する。ついでa-Si) 膜を50 nm堆積する。ついでa-Si) 映の水素を低減するため1. forrの減圧窒素質用気下で450℃、60分の熱処理を行った後、エキシマレーザーアニールにてa-Si) 膜13を多結晶化して多結晶シリコン(poly-Si) 膜13を形成する。エキシマレーザーは波長308 nmのXeClエキシマレーザーを用い、照射は真空中、エネルギー密度は350 mJ/cm2 は動化してpoly-Si 膜13を島状に加工する。本実施の形態では島状のpoly-Si 膜13を島状に加工する。本実施の形態では島状のpoly-Si 膜13を島状に加工する。本実施の形態では島状のpoly-Si 膜13を局状に加工する。本実施の形態では島状のpoly-Si 膜13と同一形状となるように、金属膜31を加てしている。

100411続いて図2(a)に示すように、n型薄膜トランジスタのチャネル領域およびLDD領域を被費するようにフォトレジスト25にて不純物注入用のマスクを形成し、n型薄膜トランジスタのソースおよびドレイン領域を形成するためn型不純物を注入する。ここでは燐イオンを加速電圧70keV,ドーズ量1×10¹⁵/cm²にて注入した。

【0042】次に、図2(b)に示すように、ゲート絶縁 膜14となる酸化シリコン膜90mmを形成し、その上 にMo・W合金からなるゲート電極15を形成する。以 上は1型薄膜トランジスタの工程について説明している が、p型薄膜トランジスタについては島状の金属膜31 の形成とn型不純物の注入以外のものは同時に形成され、ここまでの工程で図3(a)に示されるゲート電極1 ちまで形成される。

【0043】続いて図2(b)に示すように、RTAにより、n型薄膜トランジスタのソースおよびドレイン領域 に注入した不純物の活性化処理を行う。活性化に使用したRTA装置は光線がXeランプで、ランプパワーは14kW、基板送り速度は14mm/秒である。

【0.044】次に図3(a) に示されるp型薄膜トランジスタ領域に、ソースおよびドレイン領域を形成するためゲート電極15をマスクとしてp型不純物を注入する。こでは棚素イオンを加速電圧60keV,ドーズ量1×1014/cm² にて往入した。

【0045】次に図2(c) に示すように、n型薄膜トランジス分領域で、ゲート電極15をマスクとしてLDD領域を形成するためn型不純物を注入する。ここでは解イオンを加速電圧70keV、ドープ量1×10¹³/cm²にで注入した。図2(h)、(c) において、13 aはチャネル領域となる真性半導体領域、13 bはLDD領域となる低濃度n型不純物注入領域、13 cはソースおよびドレイン領域(SD領域)となる高濃度n型不純物注入領域である。

【0046】次に図2(d) および図3(b) に示されるように、n型およびp型薄膜トランジスタ領域に、層間絶縁験16となる酸化シリコン膜を200m形成する。

層間絶縁襲16の形成後に、n型特践トランジスタ領域にLDD領域を形成するために注入したn型不純物の活性化をRTAまたは熱炉にで行う。その後、コンタクトホールを開口し、TiとAIの積層鉄からなる配線21,22を形成する。最後に、窒化シリコンからなる配線21,22を形成する。最後に、窒化シリコンからなる保護機線度38を形成し、水栗雰囲気でのアニールを行うことで、poly-Si膜10中の未給音を水素に不補便し特性を向上させ薄膜トランジスタが完成する。アニールは250℃~40℃の温度範囲で30分~3時間程度行うことが望ましく、ここではアニール温度350℃、アニール時間1時間を選択した。

[0047] なお、図2(a) と図2(c) の n型薄膜トランジスタ領域への不純物注入時には p型薄膜トランジスタ領域はフォトレジスト(図示せず)でマスクされ、図3(a)のp型薄膜トランジスタ領域への不純物注入時にはn型薄膜トランジスタ領域はフォトレジスト(図示せず)でマスクされている。

【0048】以上のように本実施の形態によれば、第1の実施の形態同様、印型糖酸トランジスタについて、バッファー層12を介していりに)=5 該則 3の下に金属財 31を形成しているため、RTAにより n型糖酸トランジスタのpolyー5 i 践 13 に 正人に不純物の活性化を行う際、その活性化の効率を高めることができ、従来のように、polyー5 i 誤 13 の面積を大きぐすることによる素子サイズの増加や、RTAのランブパワーを高くしたり照射時間を長くすることによるガラス基板11の損像を防止することができる。

[0049]上記の第1および第2の実施の形態における製造方法により作製されたn型薄膜トランジスタでは、移動度 $150m^2$ /V・sec、しきい値 $V_{th}=2.0$ Vという優れた特性が得られ、n型薄膜トランジスタの諸特性を向上することができた。

()

【0050】なお、上記第1および第2の実施の形態では、n型轉製トランジスタとp型轉製トランジスタとを有する薄膜集積回路装置について調りしたが、n型薄制トランジスタのみの構成について、図1、図2に示される構成およびその製造方法を適用することで、前述の効果が得られることは言うまでもない。また、上記実施の形態のように、n型薄膜トランジスタにLDD領域を設けることによりリーク電流の低減の効果を得ることができる。

[0051] また、上記第1および第2の実施の形態では、島状のpolyーSi膜13の値下に同じ大きさの島状の金属酸31を形成したが、金属酸31がpolyーSi膜13と同じかそれよりも若干大きい形状で、金属酸31の形成領域内にpolyーSi膜13が形成されてあれば、金属酸31がRTAにより吸収した熱をpolyーSi膜13に効果的に供給することができる。

【0052】また、金属膜31の材料としては、高耐熱 性と高吸熱性の点から、高融点で熱容量の大きい金属材 料が望ましく、第1および第2の実施の形態のようにゲート電橋15と同一材料とすることにより、金属膜31とゲート電橋15の形成膜を同一の装置で形成できる。[0053]また、第1および第2の実施の形態では、RTAによるn型不純物の活性化処理を行うのに、RTAによるランブ光をガラス基板11の表面側から照射するようにしたが、さらにガラス基板11の裏面側から触射するようにしたが、両面から照射することにより、活性化の効率をさらにより高めることができる。

【0054】また、図1および図2のn型薄膜トランジ スタを液晶表示装置の画素電極のスイッチング素子とし て用いた場合、すなわち複数の画素電極とこの各画素電 極に接続された複数のn型薄膜トランジスタとを設けた 第1の基板と、画素電極と対向配置する透明電極を設け た第2の基板との間に、液晶層を挟持して液晶表示パネ ルを構成し、この液晶表示パネルの第1の基板の外側に バックライトを配置した液晶表示装置において、n型薄 膜トランジスタとして図1や図2の薄膜トランジスタを 用いることにより、n型薄膜トランジスタの素子サイズ を小さくし、高精細な液晶表示パネルを実現できる。ま た、薄膜トランジスタに設けられた金属膜がバックライ ト光の多結晶シリコン膜への入射を遮断するため、バッ クライト光による光電流の発生を抑制する効果も得ら れ、クロストークの発生も抑制でき、液晶表示装置の表 示特性を向上させることができる。

[0055]

[10 U 5 5 5] [発明の効果] 以上のように本発明によれば、n型薄膜 トランジスタの多結晶シリコン膜の下に絶縁層を介して 金属膜を形成しているため、多結晶シリコン膜のソース およびドレイン領域のn型不続物のアニールによる活性 化を行う際、多結晶シリコン膜の下の金属膜にアニール による熱が吸収蓄積され、その熱が多結晶シリコン膜に 対して相乗的に作用し、活性化の効率を高めることがで きる。したがって、従来のように活性化の効率を高める ため、多結晶シリコン膜の面積を大きくすることによる 素子サイズの増加や、アニールのランプパワーを高くし たり照射時間を長くすることによるガラス基板の損傷を 防止することができる。

【0056】さらに、この構成の薄膜トランジスタをTFT型の液晶表示装置に用いることにより、薄膜トランジスタの素子サイズを小さくし、高精細な液晶表示パネルを実現できる。また、薄帳トランジスタに設けられた金属膜がパックライトの光の多結晶シリコン膜への入射を遮断するため、パックライト光による光電流の発生を抑制できた、液晶表示装置の表示特性を向上させることができる、液晶表示装置の表示特性を向上させることができる。

[0057] このように本発明は、薄膜トランジスタの 特性および信頼性を向上させ、さらにはTFT型液晶表 示装置の表示特性も向上させることができる。

【図面の簡単な説明】

[図1] 本発明の第1の実施の形態における薄膜集積回 路装置が有するn型薄膜トランジスタの製造工程断面

図.

【図2】本発明の第2の実施の形態における薄膜集積回路装置が有するn型薄膜トランジスタの製造工程断面

図。 【図3】本発明の第1,第2の実施の形態における薄膜 集積回路装置が有するp型薄膜トランジスタの製造工程


断面図。 【図4】従来の薄膜トランジスタの製造工程断面図。

[符号の説明]

()


- 11 ガラス基板
- 12 パッファー層


[図1]



- 13 多結晶シリコン膜
- 13a 真性半導体領域
- 13b 低濃度n型不純物注入領域
- 13c 高濃度n型不純物注入領域
- 13d 真性半導体領域
- 13e p型不純物注入領域
 - 14 ゲート絶縁膜
- 15 ゲート電極
- 16 層間絶縁膜
 - 21,22 配線
 - 23 保護絶縁膜
 - 25 フォトレジスト
 - 31 金属膜

[図2]





0009 0011 0024